岗位职责：

1. 协助工程师参与数字芯片中端全流程学习与实操，包含逻辑综合、形式验证、静态时序分析（STA）、低功耗设计（UPF/CPF）、时序收敛、SDC/UPF约束编写检查、项目ECO修改等基础工作；

2. 协助梳理、编写、优化基础时序约束SDC，配合处理时钟、复位及时序例外问题，协助完成时序检查，保障设计时序基础质量；

3. 参与芯片低功耗设计与验证工作，学习多电压域、电源门控、时钟门控等低功耗技术，协助完成功耗分析、基础优化及相关验收工作；

4. 配合前端RTL开发与后端物理实现团队，协助排查设计问题，辅助优化RTL代码、配合后端布局、CTS及时序收敛落地；

5. 学习并使用Tcl/Python/Perl基础脚本语法，协助编写简易自动化脚本，完成流程核查、数据统计等工作，辅助提升项目研发效率；

6. 在导师指导下，排查并解决基础中端设计问题，包括基础时序违例、功耗异常、形式验证比对问题、低功耗验证基础问题等；

7. 协助参与DFT、CDC、代码Lint等设计检查工作，学习设计规范性要求，积累健壮性设计经验；

8. 整理项目研发过程中的基础技术文档，学习沉淀中端设计方法学，配合团队完成技术积累与经验复盘。

任职要求：

1. 本科及以上学历，微电子、集成电路、电子信息、通信工程等相关专业；

2. 掌握数字IC时序基础理论，了解SDC约束基本语法，熟悉时序分析、时序收敛、时序例外的基本原理与应用场景；

3. 熟悉数字IC低功耗基础设计方法，了解多电压域、电源门控、时钟门控技术，有UPF/CPF流程学习或实操经验者优先；

4. 掌握Verilog/SystemVerilog基础语法，能够读懂常规RTL设计代码，具备基础的问题排查与理解能力；

5. 熟悉Tcl基础语法，了解Python/Perl脚本基础用法，具备简单脚本编写、流程自动化实操意愿与基础能力；

6. 了解数字IC完整研发流程（前端设计-中端实现-后端布局布线-流片），熟悉先进工艺基本概念（12nm/7nm/5nm）者优先；

7. 熟悉主流中端EDA工具基础使用者优先，包括DC/Genus综合工具、Formality/Conformal形式验证工具、PrimeTime时序分析工具；

8.具备扎实的数字电路、时序分析理论基础，学习能力强、责任心强，有良好的沟通协作能力和团队意识，愿意深耕数字IC中端方向。